TSMC baut CoW-Packaging-Kapazitäten für KI-Chips aus: 3nm-Start früher, Bottleneck soll sinken
Kurzüberblick
Die Taiwan Semiconductor Manufacturing Co. (TSMC) treibt den Ausbau ihres KI-Chip-Ökosystems voran: Für die Fertigung von besonders anspruchsvollen KI-Bausteinen erweitert das Unternehmen die Auslagerung von CoW-Packaging (Chip-on-Wafer) – mit dem Ziel, einen absehbaren Engpass in der Packaging-Kapazität zu reduzieren. Die Meldung zielt damit unmittelbar auf den Teil der Lieferkette, der bei modernen KI-Plattformen oft zum Nadelöhr wird.
Parallel deutet die aktuelle Entwicklung darauf hin, dass TSMC den Hochlauf der 3-nm-Produktion zeitlich nach vorn verlagert. F
Hinweise zu diesem Inhalt
Diese Inhalte wurden ganz oder teilweise automatisiert unter Einsatz künstlicher Intelligenz erstellt und können Fehler, Ungenauigkeiten oder unvollständige Informationen enthalten. Trotz sorgfältiger Prüfung übernehmen wir keine Gewähr für die Richtigkeit, Vollständigkeit und Aktualität der bereitgestellten Informationen.
Die Inhalte dienen ausschließlich Informationszwecken und stellen weder eine Anlageberatung noch eine Empfehlung oder Aufforderung zum Kauf oder Verkauf von Finanzinstrumenten dar. Sie ersetzen keine individuelle, fachkundige Beratung.
Eine Haftung für Vermögensschäden oder sonstige Schäden, die aus der Nutzung der Inhalte entstehen, ist – soweit gesetzlich zulässig – ausgeschlossen.
